論理回路デザイン
お問い合わせ サイトマップ リンク Tips
ArchiTek home page
目的

考え方(DDR Dataパス)

考え方(クロック供給)

回路デザイン > 設計例 [DDR制御(実装)] > 目的・考え方    次のページ(実装にあたって)    このページのTOP ▲

[1]
高周波電気信号の伝送路の設計で、一筆書きのように一つの直線伝送路に受信ノードをいくつもぶら下げる方式で、DDR3 SDRAMから採用されたものです。ちなみにDDR2 SDRAMでは信号源から各デバイスへの伝送路が等長となるTブランチトポロジーを採用しています。
[2]
MIG Virtex-6 DDR2/DDR3デザインにはPHYとメモリコントローラの間を結ぶDFIインターフェイスが含まれています。DFIはメモリコントローラとPHYの間のインターフェイスプロトコルを定義する仕様です。この仕様には、特定の信号、タイミング、および必須機能が記述されています。
[3]
メーカーが準備するDDR用の専用IPコアでは、通常DDRのI/Fは400MHz以上で動作させて内部は200MHz以下の低速で動作させるという実質内部外部非同期構成を取ります。本システムでは各データbit単位の細かいキャリブレーションも行っていないシンプルな構成ですが、DDR制御(論理)編で述べたようなDDR2単一デバイスのシステムであれば十分有効であると考えます。